W632GU6RB-11 Memory IC Chip 2Gbit DDR3L SDRAM 933MHz Tegangan Rendah untuk Sistem Tertanam

W632GU6RB-11 adalah chip memori SDRAM DDR3L 2Gb. DDR3L adalah versi tegangan rendah dari DDR3 yang secara signifikan mengurangi konsumsi daya sambil mempertahankan kemampuan transfer data berkecepatan tinggi, menjadikannya ideal untuk sistem tertanam dengan persyaratan efisiensi daya dan bandwidth.

W632GU6RB-11 memiliki arsitektur 16M × 8 bank × 16-bit, dengan kapasitas total 2Gb dan lebar bus data 16 bit (x16). Chip ini mendukung tegangan inti 1,35 V (VDD) dan tegangan I/O 1,35 V/1,5 V (VDDQ), sambil tetap kompatibel dengan level I/O standar 1,5 V DDR3, memungkinkan pemilihan yang fleksibel selama desain sistem. Chip ini dikemas dalam paket VFBGA 96 bola, berukuran hanya 7,5 mm × 13 mm, menjadikannya cocok untuk aplikasi tertanam yang terbatas ruang.

• Catu Daya: 1,35V (tipikal), VDD, VDDQ = 1,283V hingga 1,45V
• Kompatibel mundur ke VDD, VDDQ = 1,5V ± 0,075V
• Arsitektur Double Data Rate: dua transfer data per siklus clock
• Delapan bank internal untuk operasi bersamaan
• Arsitektur prefetch 8 bit
• CAS Latency: 5, 6, 7, 8, 9, 10, 11, 13 dan 14
• Mode burst length 8 (BL8) dan burst chop 4 (BC4): tetap melalui mode register (MRS) atau dapat dipilih On-The-Fly (OTF)
• Urutan burst baca yang dapat diprogram: interleaved atau nibble sequential
• Strobe data diferensial, dua arah (DQS dan DQS#) ditransmisikan / diterima dengan data
• Sejajar tepi dengan data baca dan sejajar tengah dengan data tulis
• DLL menyelaraskan transisi DQ dan DQS dengan clock
• Input clock diferensial (CK dan CK#)
• Perintah dimasukkan pada setiap tepi CK positif, data dan data mask direferensikan ke kedua tepi pasangan strobe data diferensial (double data rate)
• Posted CAS dengan latensi aditif yang dapat diprogram (AL = 0, CL - 1 dan CL - 2) untuk efisiensi bus perintah, alamat, dan data yang lebih baik
• Read Latency = Additive Latency ditambah CAS Latency (RL = AL + CL)
• Operasi auto-precharge untuk burst baca dan tulis
• Refresh, Self-Refresh, Auto Self-refresh (ASR) dan Partial array self refresh (PASR)
• Precharged Power Down dan Active Power Down
• Data masks (DM) untuk data tulis
• Programmable CAS Write Latency (CWL) per frekuensi operasi
• Write Latency WL = AL + CWL
• Register serbaguna (MPR) untuk membaca urutan bit kalibrasi waktu sistem yang telah ditentukan sebelumnya
• Dukungan kalibrasi waktu tingkat sistem melalui pola baca write leveling dan MPR
• Kalibrasi ZQ untuk driver output dan ODT menggunakan resistor referensi eksternal ke ground
• Pin RESET# asinkron untuk urutan inisialisasi Power-up dan fungsi reset
• Programmable on-die termination (ODT) untuk data, data mask, dan pasangan strobe diferensial
• Mode ODT dinamis untuk integritas sinyal yang ditingkatkan dan impedansi terminasi yang dapat dipilih sebelumnya selama penulisan
• Ukuran halaman 2K Byte

• Sistem tertanam: Aplikasi yang membutuhkan cache berkecepatan tinggi berkapasitas sedang, seperti kontrol industri, antarmuka manusia-mesin (HMI), dan terminal akuisisi data
• Peralatan jaringan: Buffering data dalam perangkat komunikasi seperti router, switch, dan gateway
• Elektronik konsumen: Produk konsumen yang sensitif terhadap biaya seperti televisi digital, set-top box, dan speaker pintar
• Elektronik otomotif: Sistem infotainment dalam kendaraan dan perangkat navigasi (versi suhu kelas industri harus dipilih)
• Visi industri: Buffering frame untuk kamera visi mesin dan kartu penangkap gambar